Architettura

Q 4.1   Per quale motivo il circuito di abilitazione che deve produrre i 3 segnali di uscita (in mutua esclusione) di abilitazione per il bus a 32 o 16 o 8 bit, ha in ingresso oltre agli indirizzi di linea, anche D/C?

Perché, in generale, vogliamo anche riconoscere il ciclo di risposta alle richieste di interruzione esterne (che è composto da due cicli di lettura agli indirizzi 0 e 4 di IO -- cioè M/IO=0 -- e D/C=0). Dobbiamo infatti abilitare il bus corretto, in modo che il tipo dell'interruzione possa viaggiare dal controllore di interruzione al processore. In generale, il bus corretto da abilitare potrebbe essere diverso da quello da abilitare per gli stessi indirizzi di IO, ma con D/C=1 (normali operazioni di ingresso/uscita).